• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989001666A1
    申请号:PCT/JP1988/000790
    申请日:1988-08-10
    公开日:1989-02-23
    发明作者:Kunio Tanaka；Kosuke Chiba
    申请人:Fanuc Ltd；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 a
    [0002] I oモジュール制御方式 技 術 分 野
    [0003] 本発明は I 0モジュール制御方式に閔し、 特にヮー ド構成 の異なるプロセ ッサに接続可能にした I 0モジュール制御方 式に関する。 背 景 技 術
    [0004] P M C (プログラ マブル ' マ シ ン ' コ ン ト ローラ ） には、 外部との信号の授受に I 0モジュールが使用される。 I 0モ ジュールは入カ画路と出カ回路がぁり、 これらは P M C (プ ログラマブル ' マシン ' コ ン ト ローラ ） のプロセ ッサのヮー ド構成に合ゎせて、 構成されてぃる。
    [0005] しカ、し、 ー般に使用されてぃるマィ ク コブロセ ッサのヮー ド構成には 2種類のものがぁる。 第 3図 （ a ) 及び （ b ) に こ のヮー ド構成を示す。 第 3図 （ a ) に示すプロ セ ッ サのヮ ー ド構成ではァ ド レス nに下位のバィ トがぁり、 ァ ド レス ( n 十 1 ) に上位のバィ トがぁる。 第 3図 （ b ) に示すプロ セ ッサのヮー ド構成ではァ ドレス nに高位のバィ トがぁり、 ァ ド レス （ n 十 1 ) に下位のバィ トがぁる。
    [0006] 従って、 一方のプロセ ッサに合ゎせて構成された I 0モジ ュ ールを、 他方のプ口セ ッサの シス子丄 と結合する と、 デー タ転送に不具合を生じる。 また、 各プコセ ッサ毎に I 0モ ジ ュールを作成することは、 I 0モジュールの種類が 2系列に なってしまぅ とぃぅ問題点がぁる。 発 明 の 開 示
    [0007] 本発明の目的は上記問題点を解决し、 ヮー ド構成の異なる プロセッサに接続'可能にした I 0モジュール制櫛方式を提供
    [0008] ^ と ¾)る。
    [0009] 本発明では上記の問題点を解決するために、
    [0010] P M C (ブログラマブル ' マシン ' コ ン トローラ） に ί吏用 される I 0モジュールのデータ転送を制御する I 0モジュー ル制御方式にぉぃて、
    [0011] 前記データ転送の単位と順位を決める割付テーブルを設け. 該割付テ一ブルに上位バィ トと下位バィ トを入れ替ぇる情 報を舍めて、
    [0012] データ転送の際にヮード構成を変換するょぅに構成したこ とを特徴とする I 0モジュール制御方式が、
    [0013] 提供される。
    [0014] 1 0モジュールのデータが転送されるシステムのプロセ ソ サが異なっても、 データ転送の単位と順位を決める割付テー ブルに、 上位のバィ トと下位のバィ トを入れ替ぇるための情 報にょって、 データを変換するので、 ー方のプロセ ッサのヮ ード構成に合った I 0モジュールでも、 他のプロ セ ッサで構 成されたシステムにそのまま結合することができる。 図 面 の 簡 単 説 明 第 1 図は本発明のー実施例のブロ ッ ク図、
    [0015] 第 2図はヮー ド構成の変換の概念図、
    [0016] 第 3図 （ a ) 及び （ b ) は 2種類のプロセ ッサのヮー ド構 成を示す図でぁる。 発明を実施するための最良の形態 以下、 本発明のー実施例を図面に基づぃて説明する。
    [0017] 第 1 図に本発明のー実施例のブロ ッ ク図を示す。 図にぉぃ て、 1 は全体を制御するプロセ ッサ、 2 はバスの使用を調停 したり、 D M A制御を行ぅバス制御回路でぁる。 3 は R O M でぁり、 管理プログラム 3 a とシーケ ンスプログラム 3 bが 書込れてぃる。 4 は R A Mでぁり、 入カのデータが記憶され 演算処理される各種のデ一タが記憶される。 また、 この R A Mは接続される C N C と共用する こ ともできる。
    [0018] 5 は I 0ュニ ッ トでぁり、 割付テーブル 5 a 及び変換手段
    [0019] 5 bを有する。 6及び 7 は I 0モジュールでぁり、 実際のシ ステムでは多数の I 0モジュールが接繞されるカく、 こ こで 簡略化して 2偭の I 0モジュールのみで説明する。 I 〇ュニ ッ ト 5 は I 0モジュール 6及び 7 へのデータの転送及びその 管理を行ぅ。 割付テーブル 5 a には、 I 0モジュール 6及び 7 の配置、 モジュールの種類等のデ一タが る。 この割付デ ータは管理プログラム 3 a またはシーケ ンスプログラム 3 b に書込れてぉり、 電源投入時に I 0ュニ ッ ト 5 に転送され、 割付テーブル 5 a に格納される。 さ らに、 割付テーブル 5 a には、 I 0モジュール 6及び 7 のヮ一 ド構成がプロセ ッサ 1 と同じでぁるかどぅかの情報がぁり、 これが異なるときは、 変換手段 5 bにょって、 データ変換が行ゎれる。 ここでは I 0モジュール 6及び 7 とブロセ 'ンサ 1 のヮード構成は異なる ものとする。
    [0020] 第 2図にこの変換の一例の概念図を示す。 図にぉぃて、 5 は I 0ュニッ トでぁり、 6及び 7 は I 0モジュールでぁる。 5 c、 5 d、 6 a及び 7 aは転送すべきデータを示す。 ここ では、 I 0モジュール 6及び 7 はそれぞれ 2バィ トのデータ を有し、 これを I 0ュニッ ト 5を経由して R A M 4等に転送 するものとする。 データ 5 c、 5 d、 6 a及び 7 aの数値は 1バィ ト分のデータを示す。 8 は割付テーブル 5 a内の割付 データでぁり、 ここでは I 0モジュール 6及び 7のデ タを 図のょぅに、 上位バィ トと下位バィ トを入れ替ぇるょぅに割 付る。
    [0021] I 0モジュール 6及び 7 のデータはバス制御画路 2にょっ て、 直接 R A M 4 に転送され、 この R A M 4内で、 演算処理 が行ゎれ、 その結果がさらに I 0ュニッ ト 5を経由して出カ 用の図示されてぃなぃ I 0モジュールに出カされる。
    [0022] 従って、 1 0モジュール 6及び 7 とプロセ ッサ 1 のヮー ド 構成が異なっても、 I 0ュニッ ト 5で、 データがブロセッサ 1のヮード構成に変換されて転送されるので、 1種類の 1 0 モジュールがぁれば他のヮー ド構成のプロセ ッサのシステム にも接繞することができる。
    [0023] 以上説明したょぅに本発明では、 ータ転送の単位と順位 を決める割付テーブルに、 上位のハィ トと下位のバィ トを入 れ替ぇるための情報にょって、 データを変換するょぅに構成. したのて'、 異なったプロセ ッサで構成されたシステムでも、 同ーの I 0モジュールが使用でき、 製品系列がー本化でき、 管理が容易になる。
    权利要求:
    Claims請 求 の 範 囲
    1 . P M C (ブログラマブル ' マシ ン · コ ン ト ローラ ） に 使用される I 0モジュールのデータ転送を制御する I 0モジ ュール制御方式にぉぃて、
    前記データ転送の単位と順位を決める割付テーブルを設け 該割付テーブルに上位バィ トと下位バィ トを入れ替ぇる情 報を舍めて、
    データ転送の際にヮード構成を変換するょぅに構成したこ とを特徴とする I ◦モジュール制御方式。
    2 . 前記割付テーブルは R 0 Mに格納され、 電源投入後に I 0ュニッ トに転送されるょぅに構成したことを特徴とする 特許請求の範囲第 1項の I 0モジュール制御方式。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0759594B1|2001-07-18|Modular crossbar interconnections in a digital computer
    US3297996A|1967-01-10|Data processing system having external selection of multiple buffers
    US4034354A|1977-07-05|Programmable interface controller for numerical machine systems
    CA1202729A|1986-04-01|Modular computer system
    US5068778A|1991-11-26|Industrial control system device
    CA1241766A|1988-09-06|Communication controller using multiported randomaccess memory
    US4504927A|1985-03-12|Programmable controller with expandable I/O interface circuitry
    US4608631A|1986-08-26|Modular computer system
    DE3807519C2|1992-01-09|
    EP0020202B1|1983-05-11|Système multiprocesseur de traitement de signal
    US4420806A|1983-12-13|Interrupt coupling and monitoring system
    US4318174A|1982-03-02|Multi-processor system employing job-swapping between different priority processors
    US4845611A|1989-07-04|Device for connecting 8-bit and 16-bit modules to a 16-bit microprocessor system
    US5099449A|1992-03-24|Industrial controller with variable I/O update rate
    KR890003323B1|1989-09-16|버스 제어수단을 갖춘 마이크로컴퓨터 시스템
    EP0107026B1|1987-09-09|Speicherprogrammierbare Steuerung
    EP0951682A1|1999-10-27|IO- UND SPEICHERBUSSYSTEM FÜR DFPs SOWIE BAUSTEINE MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN
    EP0178421B1|1991-07-31|Einrichtung und Verfahren zur Ansteuerung einer opto-elektronischen Anzeigeeinrichtung
    US4446525A|1984-05-01|Numerical control with paramacro capability
    DE4222043C1|1993-07-22|
    DE3175054D1|1986-09-11|Modular data processing system
    JPH04227557A|1992-08-17|Bus system for information processing unit
    DE4135749A1|1992-05-07|Prozessormodul fuer eine programmierbare steuerung mit einer intelligenten funktionsmodulschnittstelle
    KR100375233B1|2003-03-08|전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러
    WO2001069333A3|2002-03-14|Hardware architecture and method for distributed machine control
    同族专利:
    公开号 | 公开日
    JPH0792783B2|1995-10-09|
    JPS6444565A|1989-02-16|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-02-23| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-02-23| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]